Министерство образования и науки РФ

ПОВОЛЖСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНОЛОГИЧЕСКИЙ УНИВЕРСИТЕТ

Кафедра проектирования и производства электронно-вычислительных средств

УТВЕРЖДАЮ

Руководитель программы магистратуры

Автоматизация и системы управления

д-р техн. наук

\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ В. В. Роженцов

« \_\_\_\_\_\_\_\_\_ » ноября 2015 г.

ОТЧЕТ

О НАУЧНО-ИССЛЕДОВАТЕЛЬСКОЙ РАБОТЕ

по теме:

Разработка алгоритмов внутрисистемного тестирования для встроенных систем диагностики

(промежуточный – за 2 триместр)

Научный руководитель \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ В.В.Кошкин

подпись, дата

Магистрант группы \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ А.И.Тораев

подпись, дата

Йошкар-Ола 2016

1. ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Тема магистерской диссертации: разработка алгоритмов внутрисистемного тестирования для встроенных систем диагностики.

Аннотация. В рамках магистерской диссертации рассмотрены способы внутрисистемного тестирования для встроенных систем диагностики. Проведена работа по анализу и разработке одного из способов для внедрения в системы приема информации со спутников; системы наблюдения за воздушным пространством (гражданская авиация и др.); системы прямого управления (сопровождения) целей; системы автоматизированного управления быстрыми процессами (химия, ядерная физика). Цель работы алгоритма заключается в дополнительной проверке контрольных данных.

Объект исследования: цифровой автомат.

Предмет исследования: алгоритмы внутрисхемного тестирования для цифровых автоматов с повышенной надежностью.

Научная задача: разработка метода внутрисхемного тестирования для цифровых автоматов с повышенной надежностью.

2. КРАТКИЕ МАТЕРИАЛЫ ПО НАУЧНО-ТЕХНИЧЕСКИМ РЕЗУЛЬТАТАМ, ПОЛУЧЕННЫМ В ПЕРВОМ ТРИМЕСТРЕ

В первом триместре в ходе научно-исследовательской работы выполнено:

- сформулированы тема диссертационного исследования, объект, предмет и задача исследования;

- представлена аннотация научно-исследовательской работы;

- произведен поиск и реферативный обзор по теме диссертации.

3. СОДЕРЖАНИЕ НАУЧНО-ИССЛЕДОВАТЕЛЬСКОЙ РАБОТЫ ВО ВТОРОМ ТРИМЕСТРЕ

Во втором триместре в ходе научно-исследовательской работы выполнено:

3.1. Анализ методов диагностики цифровых систем.

Технический контроль (ТК) – это проверка соответствия технических характеристик изделий, материалов или процессов требованиям нормативно-технической документации (НТД), осуществляемая в ходе производственного процесса [1]. ТК может быть сплошным и выборочным. В зависимости от стадии производства различают входной, операционный и выходной контроль.

Операционный контроль осуществляется в ходе выполнения или после завершения какой-либо технологической операции. Операционный контроль позволяет своевременно обнаружить брак в изделии (материале) или нарушение технологии, установить причину нарушения, изъять бракованные изделия из дальнейшей обработки, своевременно производить подналадку и настройку оборудования и технологической оснастки.

Выходной контроль готовых изделий электронной техники (ИЭТ) и материалов проводится после выполнения последней операции технологического процесса для выявления некондиционной или потенциально негодной продукции. К выходному контролю часто относят различные испытания изделий на надежность, испытания для определения допустимых границ изменения условий и режимов эксплуатации ИЭТ, для отнесения изделий к той или иной группе по точности, идентичности параметров и т.п.

В электронном приборостроении выходному контролю подвергаются практически все виды ИЭТ – от простых элементов (резисторы, конденсаторы, полупроводниковые элементы и т.п.) до сложных электронных узлов [большие интегральные схемы (БИС), сверхбольшие интегральные схемы (СБИС), микропроцессоры (МП) и др.].

Выходной контроль осуществляется с помощью системы контрольно измерительных устройств, обеспечивающих измерение параметров ИЭТ и проверку их работоспособности в различных режимах. В интегральной электронике используются различные виды контроля.

Встроенный контроль (ВК) электронных средств (на примере БИС) – это проверка работоспособности электронных устройств (ЭУ), выполняемая с помощью специальных средств контроля и обнаружения неисправностей (НИ), например, схем сравнения, генераторов сигналов, входящих в состав данного устройства и конструктивно объединенных ним в единое целое. ВК используется в микроЭВМ, микроконтроллерах, выполненных в виде БИС и СБИС.

Различают встроенный контроль технологический (ВКТ) и функциональный (ВКФ). Первый используют при создании БИС на разных стадиях их изготовления, а второй – при приемосдаточных испытаниях и в процессе эксплуатации устройства.

По полноте проверки функционирования БИС различают ВК полный и локальный. В первом виде проверяются все функциональные возможности БИС, во втором – работа отдельных элементов. Кроме того, различают ВК: тест-ориентированный, процедурно-ориентированный и проблемно-ориентированный.

При тест-ориентированном встроенном контроле используется определенная группа тестов.

Процедурно-ориентированный ВК – это проверка работы устройства по результатам решения заданного набора задач.

Проблемно-ориентированный контроль состоит в проверке внутреннего физического или логического состояния БИС при изготовлении, испытаниях или эксплуатации.

Достоинства ВК заключаются в том, что он:


– обеспечивает проверку функционирования БИС в реальном масштабе времени;

– повышает качество контроля.

БИС с ВК имеют обычно один-два вывода для подачи опросных сигналов и получения контрольной информации. Такие БИС или устройства позволяют создавать микроэлектронную аппаратуру с достаточно простой контрольно-диагностической системой, не требующей сложной измерительной аппаратуры.


3.2. Построение структуры цепей тестирования в рамках идеологии JTAG.

JTAG-тестирование печатных узлов после монтажа


[[](http://www.pcbtech.ru/uploads/File/PCB_Tech_jtag_1.jpg)](http://www.pcbtech.ru/uploads/File/PCB_Tech_jtag_1.jpg)Мы выполняем тестирование печатных узлов после монтажа с использованием средств внутрисхемного контроля (ICT) и с использованием JTAG-интерфейса.

На большинстве современных сложных цифровых печатных плат, содержащих ПЛИС и процессоры, имеется JTAG-интерфейс, подключенный к этим микросхемам. Как правило, разработчик использует его для программирования микросхемы или для доступа к встроенным в микросхему средствам отладки. Но изначально порт JTAG предназначен для внутрисхемного тестирования, и все современные ПЛИС и процессоры содержат в себе логику для тестирования. Для того, чтобы можно было через тот же интерфейс провести тестирование качества монтажа, разработчику достаточно соблюсти несколько несложных требований.

Что такое JTAG-тестирование.

[[](http://www.pcbtech.ru/uploads/File/PCB_Tech_jtag_2.jpg)](http://www.pcbtech.ru/uploads/File/PCB_Tech_jtag_2.jpg)Идея тестирования платы через JTAG-интерфейс – это внутрисистемное тестирование или, как его еще называют, граничное сканирование (Boundary Scan). Суть метода заключается в тестировании платы через специальный небольшой разъем при помощи 4-проводного интерфейса (опционально может быть и 5-проводным), закрепленного стандартом IEEE 1149.1 еще в 1990 году. Этот интерфейс также часто называют JTAG-интерфейсом по названию группы специалистов, которые занимались его разработкой в период с 1985 по 1990 годы (Joint Test Access Group). Имея в составе устройства одну или несколько микросхем, поддерживающих стандарт IEEE 1149.1, можно протестировать не только цепи, связанные с этими микросхемами, но и остальные элементы, включая память, логику, резисторы и внешние разъемы. При переходе в режим граничного сканирования JTAG-компоненты отключают свою основную логику и переходят в режим тестирования, позволяя внешнему оборудованию управлять своими выводами и тестировать цепи. Инструменты, предназначенные для тестирования по JTAG-интерфейсу, позволяют также произвести внутрисистемное программирование Flash-памяти и ПЛИС. Огромное количество микросхем, используемых в современных разработках, поддерживают стандарт IEEE 1149.1 – это требование современной электронной индустрии. Достаточно упомянуть среди них сигнальные процессоры Texas Instruments, ПЛИС от Altera, Xilinx и Lattice, процессоры Qualcomm и многие другие.

Программное обеспечение позволяет не только генерировать тестовые программы, но и производить оценку тестового покрытия вашего устройства, помогая тем самым разработчику добиться более высокой тестопригодности новых разработок. Генерация тестов происходит автоматически на основе схематики, разработанной в любой из существующих САПР, и BSDL-моделей JTAG-компонентов. BSDL – это язык, описывающий тестовую инфраструктуру компонента (Boundary Scan Description Language). BSDL-модели довольно легко загрузить с сайтов производителей микросхем или выбрать из готовой библиотеки. В итоге весь процесс подготовки тестов занимает пару дней. Для программирования flash-памяти также используются готовые модели устройств, входящие в состав программного обеспечения. Программный пакет содержит необходимые инструменты для визуализации обнаруженных при тестировании дефектов.

[[](http://www.pcbtech.ru/uploads/File/PCB_Tech_jtag_3.jpg)](http://www.pcbtech.ru/uploads/File/PCB_Tech_jtag_3.jpg)Следует отметить, что граничное сканирование можно осуществлять и на системном уровне. Несколько устройств, объединенных в одну системную плату, могут иметь общую JTAG-шину граничного сканирования и тестироваться в составе сложного изделия через один единственный разъем. Такое решение часто используется при производстве телекоммуникационного оборудования.  
Многие предприятия, в особенности оборонного и аэрокосмического приборостроения, практикуют проведение испытаний изделий в стрессовых условиях (критические температуры, повышенная влажность и т. п.). В этом случае граничное сканирование также является незаменимым помощником, так как позволяет проводить тестирование и определять «слабые» места на плате непосредственно в камере для испытаний.   
При тестировании сложных цифровых устройств граничное сканирование является наиболее оптимальным методом, учитывая относительно невысокую стоимость оборудования, низкие трудозатраты, а также то, что возможность тестирования уже заложена во многие цифровые микросхемы. Использование граничного сканирования позволит создать единую инструментальную базу на всем предприятии и упростит взаимодействие разрабатывающих подразделений, опытного и серийного производства, обеспечивая легкий переход к политике структурного тестирования. А применение граничного контроллера и программного обеспечения на производстве позволит сформировать универсальное рабочее место для тестирования, программирования ПЛИС и flash в рамках одной операции, используя при этом довольно простое и недорогое оборудование. При этом как разработчики, так и производственный персонал избавляются от рутины диагностики неисправностей в цифровой части изделия.

3.3. Поиск аналогов алгоритмов.

В качестве аналога рассмотрен алгоритм работы программно-аппаратного комплекса контроля критических параметров реконфигурируемых систем, разработанный З.В. Каляевым и М.К. Раскладкиным.



После запуска программы происходит запись пороговых значений (ЗП) контролируемых параметров (Temperature, VCCINT, VCCO и др.) в вычислительные ПЛИС, при достижении значений которых должен произойти аппаратный сброс конфигурации вычислительных ПЛИС. Производятся вычисления значений контролируемых параметров для диапазона значений типа Warning по следующей формуле

ЗW = ЗП – ЗП·Δ,

где Δ=0,05 и может задаваться пользователем.

Значений типа Alarm вычисляются по следующей формуле:

ЗA = ЗП + ЗП·Δ.

Также пользователь может выбрать действие, совершаемое программой при достижении предупреждающих и аварийных сообщений (управление сигналами Program, Clk\_stop, Power\_off и др.). Производится считывание конфигурационного регистра (RC) базового модуля РВС, и в случае срабатывания аппаратного сброса (Reset Hw) конфигурации вычислительных ПЛИС программа выводит сообщение типа Alarm на экран и завершает работу, иначе производятся считывание текущих значений (ЗТ) контролируемых параметров и вывод данных на экран. Если считанные значений (ЗТ) превышают ЗW, но менее ЗA, программа выдает сообщение типа Warning и производит действия, определенные ранее пользователем. Если считанные значения не превышают порог ЗA, происходит продолжение мониторинга контролируемых параметров. В случае превышения порога ЗA выдается сообщение типа Alarm, производятся действия, определенные ранее пользователем, и программа завершает работу.

Данный алгоритм реализует встроенный контроль системы путем проверки контролируемых параметров. После проверки программа выдает сообщение об ошибке. Затем пользователь может выбрать необходимое действие.

Оценка промежуточной аттестации за 2-й триместр:

- теоретическая часть (от 30 до 40 баллов) - \_\_\_\_\_\_\_\_ баллов;

- практическая часть (от 10 до 20 баллов) - \_\_\_\_\_\_\_\_ баллов;

- дополнительные баллы (от 0 до 5) - \_\_\_\_\_\_\_\_ баллов

за \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_

Научный руководитель \_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_\_ В.В.Кошкин

подпись, дата